PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-262153

(43)Date of publication of application: 21.11.1991

(51)Int.CI.

H01L 27/06 H01L 31/10

(21)Application number: 02-060628

(71)Applicant:

SHARP CORP

(22)Date of filing:

12.03.1990

(72)Inventor:

YOKOGAWA SEIICHI

OKABAYASHI NAONORI


KIHARA SEIICHIRO


(54) PNP TRANSISTOR CIRCUIT

(57)Abstract:

PURPOSE: To lessen the influence of external light on PNP transistors by a method wherein a current correspondent to the sum of photocurrents of parasitic photodiodes of a second and a third PNP transistor is extracted as the collector current of the third PNP transistor, and the extracted current is made to flow into the base terminal of a first PNP transistor.

CONSTITUTION: PNP transistors Q2 and Q3 are provided, where the base terminals of the transistors Q2 and Q3 and the emitter terminal of the transistor Q2 are connected together, the emitter terminal of the transistor Q2 is connected to a power supply Vcc through the intermediary of a resistor 32, and the emitter terminal of the transistor Q3 is connected to the power supply Vcc through the intermediary of a resistor 33. The collector terminal of the transistor Q3 is connected to the base terminal B1 of the transistor Q1. N-type epitaxial layers 22 formed in a P-type substrate layer 21 are made to serve corresponding to the based of the transistors Q1, Q2, and Q3, and parasitic photodiodes 4, 6, and 6 are located between the N-type epitaxial layers 22 and the P-type substrate layer 21 respectively. By this setup, the influence of external light on the operation of a PNP transistor can be lessened.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

Japanese Publication for Unexamined Patent Application No. 3-262153/1991 (Tokukaihei 3-262153)

A. Relevance of the above-identified Document

This document has relevance to all claims of the present application.

B. Translation of the Relevant Passages of the Document

See also the attached English Abstract.

2. CLAIMS

- (1) A PNP transistor circuit in a monolithic integrated circuit, comprising a first PNP transistor, characterized by further comprising:
 - a second PNP transistor;
 - a third PNP transistor;
- a connecting point connecting a base terminal of the second PNP transistor, a base terminal of the third PNP transistor, and a collector terminal of the second PNP transistor; and
- a current mirror circuit connecting a collector terminal of the third PNP transistor with the base terminal of the first PNP transistor.
- (2) The PNP transistor circuit as defined by claim 1, wherein:

 $S_1 = (S_2 + S_3)I_{C3}/I_{C2}$

where S_1 is an area of a base region of the first PNP transistor; S_2 is an area of a base region of the second PNP transistor; S_3 is an area of a base region of the third PNP transistor; I_{C2} is a collector current of the second PNP transistor; and I_{C3} is a collector current of the third PNP transistor.

- (3) The PNP transistor circuit as defined by claim 2, wherein: $I_{C2}=I_{C3}$.
- (4) A PNP transistor circuit in a monolithic integrated circuit, comprising a first PNP transistor, characterized by further comprising:
 - a first collector;
 - a second collector;
- a connecting point connecting a terminal of the first collector and a base collector;
- a PNP transistor having a multi-collector structure, in which a terminal of the second collector is connected with a base terminal of the first PNP transistor.
- (5) The PNP transistor circuit as defined by claim 4, wherein:

 $S_4=S_BS_{C2}/S_{C1}$

where S₄ is an area of a base region of the first PNP transistor; S_B is an area of a base region of the PNP transistor having the

multi-collector structure; S_{C1} is a perimeter of the first collector; and S_{C2} is a perimeter of the second collector.

(6) The PNP transistor circuit as defined by claim 5, wherein: Sc1=Sc2.

3. DETAILED DESCRIPTION OF THE INVENTION INDUSTRIAL FIELD

The present invention relates to a PNP transistor circuit, and more specifically to decreasing an influence of light on operation of PNP transistors in a monolithic integrated circuit.

RELATED ART

Fig. 3 illustrates an equivalent circuit of a conventional PNP transistor in a bipolar monolithic integrated circuit, and Fig. 4 illustrates a structure of a cross-section thereof.

As shown in Fig. 4, due to a structure of the integrated circuit, there is a parasitic photodiode (102) between an N-type epitaxial layer (22) and a P-type substrate layer (21). Therefore, in the equivalent circuit of Fig. 3, the parasitic photodiode (102) is connected between a base terminal of a PNP transistor (Q101) and a grounding point. In Fig. 3, particularly if the PNP transistor (Q101) is in an integrated circuit provided in proximity with a photoelectric conversion element within the same chip, there is a high possibility that a photocurrent (I_{PD102}) occurs in the parasitic photodiode (102) when light is received....

Conventionally, to decrease this influence, a surface of the element is covered with a two-layered metal wire (25), so as to decrease the photocurrent (I_{PD102}) by shutting out the light incoming through the surface.

EFFECT OF THE INVENTION

...it is possible to decrease the influence of the light incoming from outside on the operation of the PNP transistors.

· ⑲ 日本国特許庁(JP)

①特許出願公開

② 公開特許公報(A) 平3−262153

®Int.Cl. 5

證別記号

庁内整理番号

❷公開 平成3年(1991)11月21日

H 01 L 27/06 31/10

7210-4M H 01 L 27/06 7522-5F 31/10 101 E

審査請求 未請求 請求項の数 6 (全8頁)

公発明の名称 PNPトランジスタ回路

②特 頭 平2-60628

❷出 顧 平2(1990)3月12日

@発明者 横川 成一大

大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

砲発 明 者 岡 林 直 憲 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

73

@発 明 者 木 原 誠 一 郎 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社

内

の出 顧 人 シャープ株式会社

四代理 人 弁理士 佐野 静夫

大阪府大阪市阿倍野区長池町22番22号

明相音

1. 発明の名称

PNPトランジスタ回路

2. 特許請求の範囲

(1) モノリシック集積回路内に形成され第1の PNPトランジスタを有するPNPトランジスタ 回路において、

第2及び第3のPNPトランジスタを用いて構成され、前記第2及び第3のPNPトランジスタの関ベース端子と前記第2のPNPトランジスタのコレクタ端子のみを紡練した接続点を有し、前記第3のPNPトランジスタのベース端子に結線したカレントミラー国路を設けたことを特徴とするPNPトランジスタ回路。

(2) 次の条件式を満足することを特徴とする第 1 請求項に記載のPNPトランジスタ回路;

S: = (S:+S:)Ic:/Ic:

ここで、

8. :前記第1のPNPトランジスタ

のペース領域の函復

St :前記第2のPNPトランジスタ

のペース領域の面積

8: :前記第3のPNPトランジスタ

のペース領域の面積

Ica :前記第2のPNPトランジスタ

のコレクタ電液

Ic: : 前配第3のPNPトランジスタ

のコレクタ電波

である.

(8) 条件式:

Ice = Ice

を満足することを特徴とする第2 請求項に記載の PNPトランジスタ回路。

(4) モノリシック集積回路内に形成され第1の PNPトランジスタを有するPNPトランジスタ 回路において、

第1及び第2のコレクタを備え、 前記第1のコ

特闘平 3-262153(2)

レクタの端子とベース端子のみを結線した接続点を有し、 前記第2のコレクタの端子を前記第1の PNPトランジスタのベース端子に結線したマル チコレクタ構造のPNPトランジスタを設けたことを特徴とするPNPトランジスタ回路。

(5) 次の条件式を満足することを特徴とする第 4 請求項に記載の PN Pトランジスタ回路:

Sa = SaSca/Sci

ここで、

8. :前記第1のPNPトランジスタのベース領域の耐着

Sa :前記マルチコレクタ構造の PN P トランジスタのペース領域の 面積

Sc: :前記第1のコレクタの周囲長 Sc: :前記第2のコレクタの周囲長 である。

(6) 条件式

Sc 1 = Sc 2

を満足することを特徴とする第5 請求項に記載の PNPトランジスタ回路。

-3-

生フォトダイオード(102)に光電流(Ipp.es)が発生する可能性が高くなる。 したがって、 PNPトランジスタ(Q101)のペース電流(Ipp.er)は、ペース場子(100)から他の回路へ流れる電流(Ipp.er)と光電流(Ipp.es)の称、すなわち

Inter'=Inter+Ipring となる。 このため、PNPトランジスタ(Q101)の ベース電流(Inter')が増加し、回路の特性に多大 な影響を及ぼす。

しかし上記対策では、第4回に示すように集積 回路チップ(20)のチップ側面(23)やチップエッヂ (24)から、又は、同一チップ内に光電変換案子を 形成している場合には受光部から、それぞれ侵入 した光の一部がPNPトランジスタ(Q101)の寄生 フォトダイオード(102)に到達し、微少な光電流が 3. 発明の詳細な説明

産業上の利用分野

本発明は、PNPトランジスタ回路に関するものであり、更に詳しくは、モノリシック集被回路内のPNPトランジスタの動作に対する光の影響の低減化に関する。

従来の技術

第3 関に従来のパイポーラモノリシック象徴国路における PN Pトランジスタの等値回路を、第4 関にその象徴回路断面構造を示す。

第4図に示すように、集後回路の構造上、N型エピタキシャル層(22)とP型サブストレート層(21)との間には寄生フォトダイオード(102)が存在するため、第3図の等価回路においてPNPトランジスタ(Q101)のベース端子と接地点間にこの寄生フォトダイオード(102)が接続されることになる。第3図において、特にPNPトランジスタ(Q101)が光電変換案子と同一チップ内に近接して設けられた集積回路内に存在する場合は、光を受けて寄

-4-

発生する。このため、PNPトランジスタ(Q101) をベース電流の小さい領域で使用した回路におい ては、特性への影響が無視できないという問題が あった。

そこで本発明は、このような問題を解決し、光 を完全に遮断できないため寄生フォトダイオード で発生する光電流の影響を無視できないような場 合であっても、光が完全に遮断された状態とほぼ 同等の動作を行なうことができる P N P トランジ スタ回路を提供することを目的とする。

課題を解決するための手段

上記目的を達成するため、第1替求項に記載の PNPトランジスタ回路では、モノリシック集積 回路内に形成され第1のPNPトランジスタを有 するPNPトランジスタ回路において、

第2及び第3のPNPトランジスタを用いて構成され、前記第2及び第3のPNPトランジスタの関ベース端子と前記第2のPNPトランジスタのコレクタ端子のみを結構した接続点を有し、前記第3のトランジスタのコレクタ端子を前記第1

-5-

特期平 3-262153(3)

のPNPトランジスタのペース機子に結構したカ レントミラー国路を設けている。

そして、 第 2 請求項に記載の P N P トランジスタ回路では、 前配第 1 請求項に記載の P N P トランジスタ回路において次の条件式を満足するように構成している;

Si = (Se+Sa)Ica/Ice

ここで、

S: :前記第1のPNPトランジスタ のペース領域の面積

Sz :前記第2のPNPトランジスタ のペース領域の面積

Sa : 前記第3の P N P トランジスタ のペース領域の 面積

Ice :前記第2のPNPトランジスタ のコレクタ電流

Ica :前記第3のPNPトランジスタ のコレクタ電流

である。

さらに、第3腑求項に記載のPNPトランジス

-7-

84 :前記第1のPNPトランジスタ のペース領域の面積

S。 :前記マルチコレクタ構造のPNP トランジスタのペース領域の函費

 Sc:
 :前記第1のコレクタの周囲長

である.

さらに、第6額求項に記載のPNPトランジスタ回路では、前記第5額求項に記載のPNPトランジスタ回路において条件式

Sci = Sce

を掛足するように構成している。

作 用

第1請求項に記載のPNPトランジスタ回路によると、第2及び第3のPNPトランジスタのそれぞれの寄生フォトダイオードで発生した光電液の和に応じた電波が、カレントミラー効果を利用して第3のPNPトランジスタのコレクタ電流として取り出され、第1のPNPトランジスタのベース端子に流し込まれる。これにより、第1のP

タ回路では、前記第2 請求項に記載の P N P トランジスタ回路において条件式

Ice = Ice

を満足するように構成している。

また、第4請求項に記載のPNPトランジスタ 回路では、モノリシック集積回路内に形成され第 1のPNPトランジスタを有するPNPトランジ スタ回路において、

第1及び第2のコレクタを備え、前記第1のコレクタの増子とペース増子のみを結譲した接続点を有し、前記第2のコレクタの増子を前記第1のPNPトランジスタのペース増子に結譲したマルチコレクタ構造のPNPトランジスタを設けている

そして、第5 請求項に記載のPNPトランジスタ回路では、前記第4 請求項に記載のPNPトランジスタ回路において次の条件式を満足するように構成している;

Sa = SaSce/Sc.

ここで、

-8-

NPトランジスタの寄生フォトダイオードで発生 した光電液に起因するペース電液の変化分が補償 され、第1のPNPトランジスタの動作に対する 先の影響が低減される。

そして、第2及び第3請求項に記載のPNPトランジスタ回路によると、前記第1請求項に記載のPNPトランジスタ回路において、第3のPNPトランジスタのコレクタから第1のPNPトランジスタのベース端子に渡し込まれる電流と、第1のPNPトランジスタのボース電池の変化分に対する補償が高精度に行なわれる。

また、第4節求項に記載のPNPトランジスタ 回路よると、マルチコレクタ構造のPNPトラン ジスタの寄生フォトダイオードで発生した光電液 に応じた電波が、マルチコレクタ 造を利用して 第2のコレクタの電流として取り出され、第1の PNPトランジスタのペース端子に流し込まれる。 これにより、第1のPNPトランジスタの寄生フ

特朗平 3-262153(4)

オトダイオードで発生した光電波に起因するペース電流の変化分が補償され、 第1のPNPトランジスタの動作に対する光の影響が低減される。

そして、第5及び第6論求項に記載のPNPトランジスタ回路によると、前記第4請求項に記載のPNPトランジスタ回路において、マルチコレクタ構造のPNPトランジスタのダース増子に流しまれる電流と、第1のPNPトランジスタのベース等生フォトダイオードで発生した光電流とがほぼ等しくなり、第1のPNPトランジスタのベース電流の変化分に対する補償が高精度に行なわれる。

実施例1

以下、本発明のPNPトランジスタ回路の一実 適例(以下「実施例1」という)について第1団 及び第2団を参照しつつ説明する。

第1 図は本実施例の等価回路を示しており、第 2 図は本実施例の集積回路断面構造を示している。 第1 図において、PNPトランジスタ回路はPN Pトランジスタ(Q1)を有しており、トランジスタ

-11-

た接続点であって、他には結譲されていない。

上記のPNPトランジスタ回路をモノリシック 集積回路内で実現するために、 第2回に示すよう に、 N 遵エピタキシャル層 (22)がP型サブストレ ート層(21)に形成される。 形成された各N型エビ タキシャル層(22)はそれぞれトランジスタ(Q1)(Q 2)(Q3)のペースに対応するが、 N 選エピタキシャ ル暦(22)とP型サブストレート暦(21)の間には寄 生フォトダイオード(4)(5)(8)が存在する。 このた め、第1図の等価回路において、トランジスタ(Q 1)(Q2)(Q3)の各ペース端子と接地点間に並パイア スされた寄生フォトダイオード(4)(5)(6)がそれぞ れ披枝されることになる。 したがって、 柴積回路 チップ(20)内に光が侵入することにより、 トラン ジスタ(Q1)のペース強子(B1)に接続された寄生フ オトダイオード(4)で光電波(Ippa)が発生し、この 光電號 (IPDA)の発生によってペース電镀 (IB*)が変 化する。また、トランジスタ(Q2)(Q3)についても 同様に、 ベース協子に接続された寄生フォトダイ オード(5)(6)で光電流(Ipsis)(Ipsis)がそれぞれ発

(Q1)のエミッタ。コレクタ、及びペースの各端子 (B1)(C1)(B1)は周辺回路に接続されてPNPトラ ンジスタとしての機能を周辺回路に提供している。 また、トランジスタ(Q1)のペース蟾子(B1)はトラ ンジスタ(Q3)のコレクタ端子にも 超越されている。 他方、 PNPトランジスタ(Q2)及び(Q3)はトラン ジスタ(Q1)の動作に対する光の影響を低減するた めの回路を構成し、この回路は本実施例の特徴と なる部分である。 すなわち、 PNPトランジスタ (Q2)及び(Q3)は、 関トランジスタのペース婚子と トランジスタ(Q2)のコレクタ端子を結練するとと もに、トランジスタ(Q2)のエミッタ蝎子は抵抗(3 2)を介して電流(Vec)に、 トランジスタ(Q3)のエミ ッタ端子は抵抗(33)を介して電波(Vcc)にそれぞれ 接続し、カレントミラー回路を構成している。 そ して、トランジスタ(Q3)のコレクタ鑑子を前途し たようにトランジスタ(Q1)のペース端子(B1)に結 兼している。ここで、第1徴に示すように、 接線 点(a)はトランジスタ(Q2)及び(Q3)の資ペース婚子 とトランジスタ(Q2)のコレクタ増子のみを結譲し

-12-

生する。

ところで、前述のように接続点(a)にはトランジ スタ(Q2)(Q3)の両ペース幅子とトランジスタ(Q2) のコレクタ増子のみが結構されるので、トランジ スタ(Q2)(Q3)のペース電流をそれぞれ(I_{**})(I_{**}) とするとトランジスタ(Q2)のコレクタ電流(I_{**})は、

> Ice=Ipsc+Ipsc−Ise−Is さる。また、トランジスタ(Q3)の:

となる。また、トランジスタ(Q3)のコレクタ電流(Ica)はカレントミラー効果により以下の条件式を 潰たす値となる。

(kT/q)ln(lcz/lcz)≒Rslcz-Relcz lcz≒{(kT/q)ln(lcz/lcz)+Rzlcz}/Rs …① ただし、

k :ポルツマン定数

q :電子の電荷

T:絶対温度

Rz:抵抗(32)の抵抗値

Ra:抵抗(33)の抵抗値

である。上式において、 T=800Mとすると $kT/q \Rightarrow 0$. 026Vであり、 コレクタ電流(I_{CR})と(I_{CR})は大きく

特別平 3-262153(5)

は盗わないものとすると(例えば1/5≤Ica/Ics≤ 5とすると)、

| (kT/q)ln(Icz/Ics) | << RsIcz

となるように抵抗値(Rz)(Rs)を設定することは十 分可能である。そこで、以下、この条件を満足す るするように抵抗値(R2)(R3)が選ばれているもの とする。 このとき、トランジスタ(Q2)と(Q3)の電 復増幅率は十分大きいものとすると、 ①式より

Ica = IcaRa/Ra

= (Ipps + Ipps)Re/Rs

となる。 そして、 この電流(Ica)はトランジスタ(Q1)のペース幅子(B1)に流し込まれる。 よって、ト ランジスタ(Q1)のペース電液を(Is')、 トランジス タ(Q1)のベース強于(B1)から周辺回路に流れる電 液を(Ia)とすると、

 $I_{a}^{*}=I_{a}+I_{PBA}-I_{ca}$ となる。 この式からわかるように、 光の侵入によ るトランジスタ(Q1)のペース電波(Ia*)の変化分(Ipp4)を②式の電流(Ics)によって補償し、トラン ジスタ(Q1)の動作に対する光の影響を低減するこ

-15-

4 (I, s+ I, se) S1/(S2+S1)

= Ippa

となり、③式より

となる。ところで、②式よりIcs/Ics≒Re/Roとな ることから、④式は近似的に次の条件式で置き提 えることができる。

 $S_1 = (S_2 + S_3)R_2/R_3$

よって、トランジスタ(Q1)のペース領域の面積(S ı)に対して、この条件式を쵉足するようにトラン ジスタ (Q2)(Q3)のペース領域の節積和 Sz+Sz及び抵 抗比Ra/Raを設定すればよい。ただし、前途のよう にコレクタ電流(Ica)と(Ica)は大きくは違わない ものと仮定しているので、Its/Icz≒Rz/Raとなる ことから抵抗値(R2)と(R3)も大きくは違わないよ うに(例えば1/5≤R₂/R₃≤5となるように) 散定す るみ事がある。

以上のように数定すると、 ⑤式より、 トランジ スタ(Q1)のペース電流(Is')は、光の侵入によって 寄生フォトダイオード(4)で発生する光電流(Ipaa

-17-

とができる。 特に、 電流(Ics)が電流(Irs4)に 等し くなるようにすればIa'=Iaとなり、 光の侵入によ る影響を解消することができる。 そのためには、 以下のようにすればよい。

一般にフォトダイオードで発生する光電波はそ のフォトダイオードの接合部分の固穂に比例する ので、本実施例の場合、同一の光に対して寄生フ ォトダイオード(4)(5)(6)で発生する光電流は、第 2 因に示す N 型エピタキシャル層 (22)と P 型サブ ストレート層(21)とのそれぞれの接合面積に比例 する。 したがって、 寄生フォトダイオード(4)の接 合面積(トランジスタ(Q1)のベース領域の面積) (81)と、寄生フォトダイオード(5)の接合面徴(ト ランジスタ(Q2)のペース領域の固積) (Sa)及び寄 生フォトダイオード(8)の接合面積(トランジスタ (Q8)のペース領域の函覆) (Sa)との間で、 条件式

8, = (Se+8.) Ica/Ica を費足するようにし、かつ、トランジスタ(Q1)(Q 2)(Q3)を近接して配載すればよい。 このとき、

--- **(4**)

Ic = Ic 281/(S2+S3)

-16-

)の影響を受けず、 トランジスタ(Q1)のベース 端子 (B1)から暦辺回路へ復れる電流(Ia)にほぼ等しく なる。 その結果、トランジスタ(Q1)は光の侵入を 受けない状態とほぼ同じ状態で動作することにな

なお、 カレントミラー国路は、 PNPトランジ スタ(Q2)(Q3)の岡エミッタ端子を直接、 電源(Vec)に接続したり、 又は、 抵抗値(Rz)と(Rs)を等しく する等の構成により

として使用される場合が多く、この場合には④式

S. = S. + S.

とすればよい。

実施例 2

次に、 本発明のPNPトランジスタ回路の他の 実旗例(以下「実施例2」という)について第5 困を参照しつつ説明する。

第5団は木実施例の等価回路を示している。 こ の図において、 PNPトランジスタ回路はPNP

特題平 3-262153(6)

トランジスタ(Q11)を有しており、 このトランジス タ(Q11)のエミッタ、コレクタ、及びペースの各感 子(B11)(C11)(B11)は周辺回路に接続されてPNP トランジスタとしての似能を周辺囲船に提供して いる。 また、トランジスタ(Q11)のベース蝎子(B1 1)はトランジスタ(Q12)の錦2のコレクタの鸽子(C122)にも嬉口されている。 他方、 PNPトランジ スタ(Q12)は二つのコレクタ箱子(C121)及び(C122)を有するマルチコレクタ収益のPNPトランジス タであって、本変范例の特段となる部分である。 すなわち、トランジスタ(Q12)は、コレクタ蛟子(C121)とそのペース粒子を結苡するとともに、 コレ クタ均千(C122)とトランジスタ(Q11)のペース均子 (B11)を結惑し、そのエミッタ培子(B12)を継抗(3 5)を介して冗汉(Vcc)に被欲しており、 トランジス タ(Q11)の頭作に対する光の砂灯を低減するように 囚く。 ここで、 第5國に示すように、 役Q点(b)は トランジスタ(Q12)のコレクタ超子(C121)とペース 妃子のみを辞憶した接滾点であり、 値には結びさ れていない。

-19-

タ都適により、コレクタ約于(C122)のコレクタは 領(Icizz)は充豆紋(Icoiz)に応じた豆紋となる。 そして、この豆紋(Icizz)をトランジスタ(Q11)の ペース紹子(B11)に並し込むことにより、 洗の包入 によるトランジスタ(Q11)のペースほ滅の変化分(Icoiz)を前貸し、トランジスタ(Q11)の時作に対す る発の貸口を低鉄することができる。

ところで、一位にマルチコレクタ辞差のトランジスタの各コレクタで領は対応するコレクタ原図 長の比に応じた似となるので、

Ictes = Ictes See/Set

≒ Ipp148c2/8c1 --- @

となる。ただし、

Se: :コレクタ増子(C121)に対応する コレクタの周囲長

8ca :コレクタᆆ子(C122)に対応する コレクタの周囲長

である。 したがって、トランジスタ(Q11)のベース 領域の面积(S.)とトランジスタ(Q12)のベース 領域 の面积(S.)との間で、条件式

本実施例では、前述のように接続点(b)にはトランジスタ(Q12)のコレクタ類子(C121)とペース類子のみが結論されるので、トランジスタ(Q12)のペース電流を(Iotz)とするとコレクタ類子(C121)のコレクタ環流(Ictz)は、

-20-

84 = 80 Scz/Sc1

を約足するようにし、かつ、トランジスタ(Q11)(Q12)を近接して配置すれば、同一の光に対しては 光電銃(Iopra)(Iopra)がそれぞれペース包2の面 な(Sa)(So)に比例すること及びの式より

Ic. 22 = Ip. 1.

となる。このとき、トランジスタ(Q1)のベースで 故(Ionin)は、先の役入によって寄生フォトダイオード(4)で発生する充立な(Ionin)の登録を受けず、トランジスタ(Q11)のベース増予(B11)から周辺回 降へなれる立故(Ionin)にほぼむしくなる。その な 果、トランジスタ(Q11)は先の役入を受けない状態とほぼ同じ状態で適作することになる。

なお、マルチコレクタ心溢のトランジスタ(Q12)の二つのコレクタの周囲長(Sci)(Sci)が受しいむ合には、トランジスタ(Q11)のベース似纹の面積(Si)と、トランジスタ(Q12)のベース似纹の面積(So)とが守しくなるように心成すれば同位の効果が得られる。

発明の効果

特開平 3-262153(7)

以上説明した通り、第1又は第4請求項に記載のPNPトランジスタ回路によれば、外部から侵入してくる光によるPNPトランジスタの動作への影響を低減することができる。そして、第2、第3、第5。又は第6請求項に記載のPNPトランジスタ回路によれば、寄生フォトダイオードで発生した光電流に起因するペース電流の変化分配を高端度に補償することができる。光が完全に遮断された状態とほぼ同じ状態でPNPトランジスタを動作させることができる。

したがって、本発明のPNPトランジスタ回路は、外部から侵入してくる光を強断することができない案子の内部で微小電波を扱っている回路や、寄生フォトダイオードによる光電波の影響が無視できない案子に対して極めて有効である。

4. 関面の管単な説明

第1図は本発明のPNPトランジスタ回路の一 実施例の等値回路を示す図であり、 第2図は前記 実施例の集積回路断面構造を示す図である。 第3 (4)(5)(8)(18)(14)… 寄生フォトダイオード, (Q1)…第1のPNPトランジスタ(実施倒1),

図は従来のPNPトランジスタの等価回路を示す

図であり、 第4回は従来のPNPトランジスタの

集積回路断面構造を示す図である。 第5回は本発

明のPNPトランジスタ国路の他の実施例の等値

(Q2)…第2のPNPトランジスタ(実施例1)。

(Q3)…第3のPNPトランジスタ(実施例1)。

(Q11)… 第1のPNPトランジスタ(実施例2)。

(Q12)…マルチコレクタ構造の

回路を示す気である。

PNPトランジスタ(実施例2)。

(C121)…第1のコレクタの幾子,

(C122)…第2のコレクタの端子。

- (a) 一カレントミラー国路内の接続点
- (b) …マルチコレクタ構造の PN P トランジスタ回路内の接線点。


出版人 シャープ株式会社


代理人 弁理士 佐野 静夫

-24-

弁理士 小林 良平


-23-






特関平 3-262153(8)

第 3 國



第 4 図



第 5 図

